Descripción
ÍNDICE
Parte 1 Familias lógicas
1 Puertas lógicas TTL
1.1 Introducción
1.2 Estructura de una puerta TTL NAND de dos entradas
1.3 Cargabilidad de salida de una puerta TTL
1.3.1 Análisis mediante PSpice
1.4 Características de transferencia
1.4.1 Puerta TTL estándar
1.4.2 Puerta inversora (CI 74 x 04)
1.4.3 Puerta NAND (CIx00)
1.5 Entradas flotantes en puertas TTL
1.5.1 ¿Qué hacer con las entradas no utilizadas ?
1.6 Caracterización temporal
1.6.1 Parámetros característicos
1.6.2 Oscilador en anillo
1.7 Componentes
1.8 Verificación experimental
1.8.1 Obtención de las tablas de verdad
1.8.1.1 Función lógica NOT (inversión)
1.8.1.2 Función lógica NAND
1.8.1.3 Función lógica NOR
1.8.2 Cargabilidad de salida
1.8.3 Características de transferencia de un inversor
1.8.3.1 Características de transferencia vs(ve)
1.8.3.2 Características de transferencia ie(ve)
1.8.4 Entradas flotantes en una puerta NAND (CI 74LS00)
1.8.5 Caracterización temporal: oscilador en anillo
2 Puertas lógicas CMOS
2.1 Introducción
2.2 Estructura de una puerta CMOS NAND de dos entradas
2.3 Cargabilidad de salida de una puerta CMOS NAND
2.3.1 Análisis mediante PSpice
2.3.1.1 Caso de estudio 1
2.3.1.2 Caso de estudio 2
2.3.1.3 Caso de estudio 3
2.3.1.4 Cargabilidad del CI 4011B
2.4 Características de transferencia
2.5 Entradas flotantes en puertas CMOS
2.6 Componentes
2.7 Verificación experimental
2.7.1 Cargabilidad de salida
2.7.2 Características de transferencia de un inversor CMOS
2.7.2.1 Características de transferencia vs(ve)
2.7.2.2 Características de transferencia is(ve)
2.7.3 Entradas flotantes en una puerta NAND (CI 4011B)
Parte 2 Lógica combinacional
3 Circuitos multinivel con puertas lógicas
3.1 Introducción
3.2 Síntesis en forma de suma de productos (AND-OR)
3.3 Síntesis en forma de producto de sumas (OR-AND)
3.4 Síntesis de dos niveles NAND -NAND
3.5 Síntesis de dos niveles NOR-NOR
3.6 Síntesis multinivel con puertas NAND de dos entradas
3.7 Simulación
3.8 Componentes
3.9 Verificación experimental
3.9.1 Obtención de la tabla de verdad
4 Circuito de paridad y conversores de código
4.1 Introducción
4.2 Circuito generador de paridad
4.3 Circuitos conversores de código
4.4 Simulación
4.4.1 Circuito generador de paridad
4.4.2 Conversores de código
4.5 Componentes
4.6 Verificación experimental
4.6.1 Generador de paridad
4.6.2 Conversores de código
5 Diseño lógico con el multiplexor 74×151
5.1 Introducción
5.2 Diseño de un detector BCD de números primos
5.3 Simulación
5.4 Componentes
5.5 Verificación experimental
6 Unidad aritmética de cuadro bits en C2
6.1 Introducción
6.2 Diseñó de una unidad aritmética de cuatro bits en C2
6.2.1 El sumador 74×283
6.2.2 La puerta XOR como solución para implementar la resta
6.2.3 El detector de desbordamiento
6.2.4 Unidad aritmética completa
6.3 Simulación
6.3.1 Módulo sumador
6.3.2 Módulo sumador /restador
6.3.3 Unidad aritmética con detector de desbordamiento
6.4 Componentes
6.5 Verificación experimental
6.5.1 Módulo sumador
6.5.2 Módulo sumador/restador
6.5.3 Unidad aritmética con detector de desbordamiento
Parte 3 Lógica secuencial
7 Generacion de señal de reloj con el 555
7.1 Introducción
7.2 Diseño de un multivibrador astable con el 555
7.3 Simulación
7.4 Componentes
7.5 Verificación experimental
8 Contador módulo 4 ascendente/descendente
8.1 Introducción
8.2 Diseño de un contador módulo 4 con 74×73
8.3 Simulación
8.4 Componentes
8.5 Verificación experimental
9 Contador módulo 8 con el 74×90
9.1 Introducción
9.2 Diseño de un contador módulo 8 con el 74×90
9.3 Simulación
9.4 Componentes
9.5 Verificación experimental
10 Contadores síncronos con el 74×163
10.1 Introducción
10.2 Diseño de contadores con el 74×163
10.2.1 Contador en modo de carrera libre (módulo 16)
10.2.2 Contador módulo 13 con la secuencia 0,1,…, 12
10.2.3 Contador módulo 12 con la secuencia 3,4,…,14
10.2.4 Contador módulo 146 con la secuencia 0,1,…,145
10.3 Decodificación de estados
10.4 Simulación
10.4.1 Contador en modo de carrera libre (módulo 16)
10.4.2 Contador módulo 13 con la secuencia 0,1,…,12
10.4.3 Contador módulo 12 con la secuencia 3,4,…,14
10.4.4 Contador módulo 146 con la secuencia 0,1,…145
10.4.5 Decodificación de estados con el 74×42
10.5 Componentes
10.6 Verificación experimental
11 Registro de desplazamiento con el 74×74
11.1 Introducción
11.2 Diseño de un registro de desplazamiento de cuatro bits
11.3 Simulación
11.3.1 Entrada serie y salida paralelo
11.3.2 Entrada paralelo y salida paralelo
11.4 Componentes
11.5 Verificación experimental
12 Diseños con el registro de desplazamiento 74×194
12.1 Introducción
12.2 Diseños que emplean el 74×194
12.2.1 Carga e inhibición
12.2.2 El contador en anillo
12.2.3 El contador Johnson
12.2.4 Comunicación serie
12.3 Simulación
12.3.1 Carga e inhibición
12.3.2 Contador en anillo
12.3.2.1 Comunicación serie
12.3.3 Contador Johnson
12.3.3.1 Comunicación serie
12.4 Componentes
12.5 Verificación experimental
12.5.1 Carga e inhibición
12.5.2 Contador en anillo y comunicación serie
12.5.3 Contador Johnson y comunicación serie
13 Máquinas de estados de Mealy y de Moore
13.1 Introducción
13.2 Diseño según los modelos de Mealy y de Moore
13.2.1 Especificaciones
13.2.2 Diseño según el modelo de Mealy
13.2.3 Diseño según el modelo de Moore
13.3 Simulación
13.3.1 Máquina de estados de Mealy
13.3.2 Máquina de estados de Moore
13.4 Componentes
13.5 Verificación experimental
14 Biestables asíncronos
14.1 Introducción
14.2 Tres tipos de biestables asíncronos
14.2.1 Biestable asíncrono sin entradas
14.2.2 Biestable asíncrono S-R
14.2.3 Biestable asíncrono S’-R’
14.4 Componentes
14.5 Verificación experimental
14.5.1 Biestable asíncrono sin entradas
14.5.2 Biestable asíncrono S-R
14.5.3 Biestable asíncrono S’-R’
15 Divisor de frecuencia asíncrono
15.1 Introducción
15.2 Diseño de un divisor de frecuencia por dos asíncrono
15.2.1 Especificaciones
15.2.2 Diseño según el modelo de Moore
15.3 Simulación
15.3.1 Diseño con biestables asíncronos S-R
15.3.2 Diseño basado en realimentación directa (caso 1)
15.3.3 Diseño basado en realimentación directa (caso 2)
15.4 Componentes
15.5 Verificación experimental
15.5.1 Diseño con biestables asíncronos S-R
15.5.2 Diseño basado en realimentación directa (caso 1)
15.5.3 Diseño basado en realimentación directa (caso 2 )
Apéndices
A El laboratorio docente Introducción
A.2 La placa de prototipos
A.3 La fuente de alimentación
A.3.1 Prestaciones y manejo
A.3.2 Cableado de la fuente con una carga genérica
A.3.3 Alimentación sobre la placa de prototipos
A.3.4 Desacoplo de la fuente de alimentación
A.4 El polímetro
A.5 El osciloscopio
A.5.1 El osciloscopio HM303-6 de HAMEG Instruments
A.5.2 Sondas de medida para osciloscopio
A.6 Notas sobre los montajes experimentales
B Riesgos eléctricos
B.1 Introducción
B.2 La conexión a tierra
B.3 Severidad de una electrocución
C Circuitos integrados e identificación de pines
C.1 Numeración de pines en un CI
C.2 Puertas lógicas
C.3 Otros dispositivos
D Valores estándar de resistencias y condensadores
D.1 Código de colores para resistencias
D.2 Valores estándar de resistencias
D. 3 Valores estándar de condensadores
E Notas de simulación
E.1 Introducción
E.2 El editor de modelos de PSpice
E.3 Añadir un bus a un circuito
E.4 Conectar un estímulo a un bus
E.5 Inicialización de biestables
F Bibliografía
F.1 Libros y manuales
F.2 Hojas de características técnicas
F.3 Enlaces web de interés
Valoraciones
No hay valoraciones aún.